Museo8bits: 1 revisión importada

2021-10-16T11:09:36Z

1 revisión importada

← Revisión anterior	Revisión del 13:09 16 oct 2021
(Sin diferencias)

Museo8bits en 13:12 16 may 2017

2017-05-16T13:12:20Z

Página nueva

[[Archivo:XC68020 bottom p1160085.jpg|thumb|right|250px|PGA del Motorola XC68020.]]

La '''matriz de rejilla de pines'''<ref>{{Cita web|url=http://www.proz.com/?sp=gloss/term&id=2314096|título=PGA > (Pin Grid Array). Matriz de rejilla de pines|fechaacceso=17 de octubre de 2016|apellido=Services|nombre=ProZ.com Translation|sitioweb=www.proz.com}}</ref><ref>{{Cita web|url=http://cisco.uttecamac.edu.mx/ITE/course/module1/1.1.2.2/1.1.2.2.html|título=1.1.2.2. CPU|fechaacceso=17 de octubre de 2016|sitioweb=cisco.uttecamac.edu.mx}}</ref> o '''PGA''' (por sus siglas en inglés) es una interfaz de conexión a nivel físico para [[Microprocesador|microprocesadores]] y [[Circuito integrado|circuitos integrados]] o microchips.

También se denomina de la misma forma al encapsulado o empaquetado de los circuitos integrados (IC). Su alineación de [[Pin (electrónica)|pines]] se presenta en forma vertical y horizontal.

Originalmente el PGA, el zócalo clásico para la inserción en una [[placa base]] de un [[microprocesador]], fue usado para procesadores como: [[Intel 80386]] e [[Intel 80486]].

== Visión general ==

El [[zócalo de CPU]] consiste en un cuadrado de conectores en forma de agujero donde se insertan los [[Pin (electrónica)|pines]] del chip por medio de presión. Según el tipo de chip, tendrá más o menos agujeros (uno por cada patilla).

=== Encapsulado o empaquetado ===
En un PGA, el IC se monta en una losa de [[cerámica]], que presenta una matriz de contactos o pines en una de sus caras. Luego, los pines se pueden insertar en los agujeros de un [[circuito impreso]] y soldarse.

Casi siempre se espacian 2,54 [[milímetro]]s entre sí. Para un número dado de pines, este tipo de paquete ocupa menos espacio que los tipos más viejos como el ''[[dual in-line package]]'' ('''DIP''' o DIL).

=== Variantes del PGA ===
Las versiones ''plastic pin grid array'' ('''[[PPGA]]''') y posteriormente ''[[Flip chip|flip-chip pin grid array]]'' ('''FCPGA'''), fueron creadas por [[Intel Corporation]] para los [[microprocesador]]es [[Intel Pentium]], y a menudo son usados en [[Placa base|placas base]] con [[Zócalo de CPU|zócalos de CPU]] '''[[ZIF]]''' (''Zero Insertion Force'') para proteger los delicados pines.

* [[PPGA]]
* [[Flip chip|FCPGA]]
* [[CPGA]]
* [[OPGA]]

=== Lista de zócalos PGA ===
{{Columnas}}
==== AMD ====
===== Computadoras de sobremesa =====
* [[Socket A]] (PGA 462)
* [[Socket 754]] (PGA 754)
* [[Socket 939]] (PGA 939)
* [[Socket AM2]] (PGA 940)
* [[Socket AM2+]] (PGA 940)
* [[Socket AM3]] (PGA 938)
* [[Socket AM3+]] (PGA 942)
* [[Socket FM1]] (PGA 905)
* [[Socket FM2]] (PGA 904)
* [[Socket FM2+]] (PGA 902)

===== Servidores =====
* [[Socket 940]] (PGA 940)

{{Nueva columna}}
==== Intel ====
===== Computadoras de sobremesa =====
* [[Socket 370]] (PGA 370)
* [[Socket 423]] (PGA 423)
* [[Socket 478]] (PGA 478)

===== Servidores =====
* [[Socket 8]] (PGA 387)
* [[Socket 603]] (PGA 603)
* [[Socket 604]] (PGA 604)
* [[Socket PAC418]] (PGA 418)
* [[Socket PAC611]] (PGA 611)
{{Final columnas}}

== Véase también ==

* [[Ball grid array]] (BGA)
* [[Dual in-line package]] (DIP)
* [[Land grid array]] (LGA)
* [[Tecnología de montaje superficial]]
* [[Zig-zag in-line package]] (ZIP)
* [[Zócalo (electrónica)]]

== Referencias ==
{{listaref}}

[[Categoría:Encapsulados]]
[[Categoría:Zócalos de CPU]]

[[ar:شبكة إبر مصفوفة]]
[[bg:Pin grid array]]
[[de:Pin Grid Array]]
[[en:Pin grid array]]
[[es:Pin grid array]]
[[fr:Matrice de broches]]
[[hu:Pin Grid Array]]
[[it:Pin Grid Array]]
[[ko:핀 그리드 배열]]
[[no:Pin Grid Array]]
[[pl:Pin grid array]]
[[pt:Pin grid array]]
[[zh:插针网格阵列]]

Pin grid array - Historial de revisiones

Museo8bits: 1 revisión importada

Museo8bits en 13:12 16 may 2017